路由器的交换架构研究

2020-05-06 387 上传者：管理员

摘要：目前，网络技术发展日新月异。特别是大数据、云计算以及5G技术对对互联网络的承载提出更高的要求。作为承载网的核心，路由器也面临着高质量，高转发速率的要求。对路由器的可扩展性、更大的容量和带宽、更高的性能以及更精细的QoS保证等多种关键特性也提出了更高的要求。而路由器的关键特性往往取决于所采用的硬件交换架构。

关键词：
clos
crossbar
交换架构
路由器
加入收藏

一、路由器的几种架构

（一）共享总线式架构

共享总线式架构是通过共享总线将所有的输入端口和所有的输出端口相连。这是最老的一种架构方式。特点是设备易于扩展，技术上比较简单，实现起来也比较容易。由于各线卡要分时共享总线，共享总线必定会产生冲突。由于受限于共享总线带宽的限制，这种架构无法构建大容量系统，速率相对较低。这种交换架构已逐渐被淘汰。

（二）共享内存式架构

共享内存式架构是将输入来的报文先存储大量的高速RAM中，依靠中心交换引擎提供全部端口的连接，通过核心引擎检查每个输入报文决定路由。这种架构实现起来比较简单。也可以达到比较高的速率。但是当设备的容量达到一定程度时，路由器的内存操作会产生时延。

另一方面，这种架构增加冗余交换引擎比较困难。所以随着路由器端口的增加，路由器所需的内存容量也随之增加，路由器的性能将受到很大的影响，很难有大的突破。

（三）crossbar架构

CrossBar(CrossPoint)也称为交叉开关式架构。这种架构能够让任意多个输入端口连接任意多个输出端口。只要闭合对应的交叉节点，就可以连接对应的输入和输出端口。它可以支持所有端口同时线速转发报文，可以认为这种架构是内部无阻塞的。这种架构能很好的弥补共享内存模式的不足。Crossbar架构与共享内存架构相比，是真正意义上的交换式网络互连结构(SwitchFabric)。Crossbar交换网芯片内置于主控板，不必占用单独的槽位。可以实现双交换网，双主控的冗余设计，提高了系统的稳定性。

Crossbar架构属于单机交换结构。应用于较小规模系统。但是当系统的端口增多，流量变大，对应Crossbar芯片的电路集成水平，矩阵控制开关的制造难度，制造的成本会呈几何式增长。对应成本会涨得特别多。

为了提高转发效率，实现负载均衡，Crossbar将网络处理器发送过来的数据包（Paket）切割成数据信元（Cell）。等信元经过交换结构后，发给目的网络处理器时，再将信元按照原样重组成数据包的形式。数据信元可以是定长信元，也可以是变长信元。切割的方法有多种，例如，将数据包切割为最大256B的信元，不足256B时补足为256B。通过发送固定长度信元的方式能够负载分担地均衡利用所有可达路径，由此实现了无阻塞交换。

Crossbar在硬件结构上一般可分为两个部分：流量接入单元和交换矩阵单元。其中流量接入单元位于各个线卡上，与网络处理器相连，作用是接收网络处理器发送过来的数据包，进行缓存并转换为信元格式发送给交换矩阵单元。另一方面，与网络处理器配合，实现单播和多播的流量管理，例如数据包优先级的管理和流量限速管理等功能。

（四）clos架构

Crossbar架构属于单机交换结构,难于用于大规模的系统。Clos架构属于一种多级架构。这种架构是通过多个小型的crossbar来实现大量输入和大量输出的连接。Clos架构中将主控板和交换网板分开，实现了控制平面和转发平面的分离。另一方面，cpu也采取分布式设计。主控上的cpu主要负责整个机框的管理，线卡和交换板卡主要负责本板的状态维护。这样主控板的压力得到了很大的缓解，提高了系统的转发性能。Clos架构是核心网络设备设计的发展方向。

另一方面，线卡和交换板卡通过背板以高速serdes的方式连接。Serdes即串行器解串器(Serializer/Deserializer)，线卡将并行信号转换为串行信号发往交换板卡，交换板卡再将串行信号转换为并行信号。根据系统设计，每个线卡和每个交换板卡都有若干根高速serdes相连。高速serdes集成在交换芯片上，现在很多半导体厂商生产的高速serdes速率已经达到几十吉比特的速率。这样能够极大的提高交换容量。

（五）Full-mesh架构

Full-mesh架构不需要外部的交换芯片，每个线卡通过背板与其他所有的线卡相连。这样任意两个节点都有连接。由于各线卡都需要互联，一个线卡数量为N的Full-mesh架构，连接总数为（N×（N-1））÷2，所以随着线卡数量增加连接总数也急剧上升，因而可扩展性较差，仅适用于槽位数量较少的核心设备。

二、结束语

根据上述分析，共享总线式架构和共享内存式架构由于其固有的缺陷，基本上已经被淘汰。对于高端的机框式路由器，以crossbar交换架构和clos交换架构为主，其中clos交换架构是当前大容量数据核心路由器的理想架构。另外，fullmesh架构试用于槽位数较少的核心设备。

参考文献：

[1]汪斌强,陈庶樵,温建华.Designand Implementation of High Performance Terabits Router%T比特IPv4/v6高性能路由器设计与实现[J].电信科学,2004,020(010):31-37.

[2]蒋毅.IP路由器原理与技术[M].西安:西北工业大学出版社,2012.

[3]赵芙蓉,张捷,范艳开,etal.高端路由器中交换模块的研究与实现[J].微型电脑应用,2006(7):35.

刘昆昆.浅析路由器的交换架构[J].计算机产品与流通,2020(05):141.