1、引言

近年来，针对宇航载荷越来越严苛的重量、体积以及自主可控的要求，系统级封装（SiP）技术逐渐为实现载荷集成化、小型化、轻量化提供了一条有效的解决途径[1]。SiP是将整个应用系统中所有电路管芯和其他微型元器件组装在单一封装外壳内的技术，是提高电子系统集成化、小型化的关键技术和有效手段，近年来已成为微系统领域的研究热点[2]。

宇航用SiP产品由于其特殊的空间应用环境以及较高的可靠性要求，因此多采用陶瓷封装或金属壳体封装；从封装结构来看，通常可分为基板管壳一体化和基板+管壳的混合式封装结构[2]。但基板管壳一体化封装存在研制周期长、成本高的缺点，因此基板+管壳的混合式封装结构在宇航产品中的应用更为广泛。一种典型的基板+管壳的混合式SiP结构如图1所示[3]。

图1典型的宇航用SiP封装构成图

选用“陶瓷基板+管壳”混合式的封装结构通常可以选用货架式管壳进行开发，仅需对基板进行设计，可以大大缩短研制周期，利于产品快速推出。文献[1,4]、[5]、[6]中提及的多款产品均是采用这种封装结构设计的，其基板是整块设计的复杂电路系统。

而传统的基板设计方法通常需要用整块大面积的基板来实现复杂的系统电路，存在设计难度大、研制周期长等问题，也不利于产品通用化。本文针对基板的设计方法进行了改进，提出了一种基于多基板组合方法的系统级封装设计及实现方法，可以有效加快宇航用SiP产品的研制进度，降低开发成本。

2、多基板组合的系统级封装设计方法

应用于宇航的数字信号处理类系统中通常会由FPGA、DSP/CPU、ADC、DAC、存储器、接口等电路构成，面临系统架构复杂、数字模拟混合等设计难点。按照目前传统的设计方法，需要将整个基板重新设计，在研制周期和产品质量方面将存在较大风险。本文提出基于多基板组合的系统级封装设计方法，可以有效降低设计难度、加速产品研制进度、降低产品研制风险。

2.1 多基板组合方法的基本思路

基于多基板组合的设计方法是一种柔性化的SiP系统实现方法。如图2所示，通过将需要用整块大面积基板实现的复杂系统电路根据功能及布局、布线等特点划分为2～4个子功能模块，每个子功能模块用一个基板实现，定义为子基板。在每个子基板的四周预留信号互连的键合点，再将各个子基板封装在管壳中，并在子基板之间通过键合的方式实现互连，最终完成整个SiP的封装。

图2多基板组合设计方法示意图

通过调研总结，宇航用数字信号处理类系统中通常会有FPGA、DSP/CPU、ADC/DAC、存储器、接口等几类通用的核心电路。按照本文提出的方法设计的SiP基板在针对不同应用的需求时，只需要选用不同的子基板进行配置组合，或修改少量（通常不多于2个）子基板的设计来组合，构成新的SiP产品，从而满足新的应用需求。

2.2 多基板组合方法对可靠性的影响

多基板组合的设计方法与传统设计方法相比，由于基板设计的变化，会在以下两个方面对可靠性有所影响。

(1）电性能的影响。由于子基板之间是通过键合线进行互连，与传统方法相比，信号传输路径中增加了键合线结构，会对信号完整性产生影响。

子基板之间互连的键合线通常为金丝，两边微带线宽度为0.2mm左右，键合线的跨距通常可以控制在1mm以内，拱高为0.4mm以内，键合线间距可以控制在0.5mm以上。按照文献[7]中的研究结果，当本方法应用于中低速数字电路时，信号的频率通常低于1GHz，由键合线结构所引入的插入损耗小于0.05dB，回波损耗小于-30dB，信号之间的耦合也很小，对电性能的影响可以忽略。

当本方法应用于高速数字电路和微波射频电路时，可以通过缩小键合丝跨距、两根金丝并联、加大不同信号键合线之间的间距以及进行建模仿真分析等方法，优化键合线结构设计，减小损耗和耦合干扰，从而进一步减小对电性能的影响。

(2）力学可靠性影响。由于子基板比用传统方法设计的基板尺寸减小，子基板与管壳组装时对管壳腔体底部的共面性更易匹配[8]，粘接面处由于基板与管壳不同材料间的热应力会减小，子基板在恒定加速度及机械冲击条件下的力学响应会减小。总体来说，基于多基板组合方法设计的产品在力学可靠性方面优于传统方法设计的产品。

2.3 多基板组合方法的设计流程

多基板组合方法设计的主要流程如下[9]:

步骤1，根据电路对外信号的需求数量，确定封装管壳的形式。根据系统电路的集成度，确定所需要用的封装管壳尺寸及基板尺寸。

步骤2，将系统所用到的裸芯片按照电路功能块划分成2～4个不同的区块，确定各功能块之间的互连关系及互连线数量，从而确定各个子基板的电路。

步骤3，分别对每块子基板进行布局设计，确定每块子基板的大小，使得各子基板平面排列并预留工艺操作间隙时，不超出所选封装允许的基板尺寸。

步骤4，确定每块子基板上焊盘（pad）的数量和位置，其中每块子基板的pad包括连接到封装的pad点和连接其他基板的pad点。

步骤5，对每块基板上的裸芯片进行详细布线设计，按照信号流向或互连方向，将需要与封装及其他基板连接的引线引出到pad之上。

2.4 多基板组合方法的优势

多基板组合的设计方法在保证灵活性的同时，并没有损失集成度和可靠性。通过对子基板的良好设计，可以使子基板之间互连后所占用的面积与原来用整块基板实现的方案一致，散热及可靠性方面的性能也与原方案基本一致。使用多基板组合方法设计的SiP产品比传统方法设计的产品在以下几个方面具有明显优势。

(1）使架构更加柔性化。SiP可以通过整合不同的子基板，快速组成不同架构的系统，可以快速适应不同应用场景的需求。本方法完全适用于陶瓷基板的设计改进，可直接应用于宇航用SiP产品的研制中。

(2）使工艺更具兼容性。将不同封装工艺的电路用不同的子基板实现可以有效解决兼容性问题，如键合（Wire-Bonding）与倒装焊（Flip-Chip）、气密与非气密共存等，根据不同的材料划分不同的子基板还可以降低异质集成[10]的复杂度。

(3）使设计更具通用性。在定义通用互连总线的基础上，子基板的设计可以固化为通用设计，在一定程度上避免了“定制化”所带来的弊端；经过充分验证的子基板可以作为货架产品供新需求选用，从而减小产品研制工作量、缩短研制周期、降低研制成本。

3、基于LTCC工艺的可实现性分析

由于将基板用更小面积的子基板实现，子基板的四周增加了用于互连的键合点，需要在基板制作时适当提高控制精度，在产品封装时合理调整封装流程。以LTCC工艺为例，分析基板制作、产品封装过程中的技术要点[11]。

3.1 基板制作工艺

3.1.1 LTCC高精度尺寸控制技术

在系统结构中，子基板之间采用金丝键合互连方式，由于较高的集成密度，其边缘需要提供高密度的I/O口，因此需要精确控制基板收缩率，才能在基板间键合时呈现键合点良好的一一对应特性。此外，芯片的扇出需要高密度的键合点进行承接，为了满足阻抗匹配的要求，基板需要高精度的尺寸控制。

在生产过程中，可以采用以下技术，以提升生瓷加工过程中环境的一致性，并将生瓷的畸变控制到最小[12]。

(1)与设计进行版图设计协调，在每个布线层上尽量做到布线的均匀，在不同层上布线时，尽量使层间的金属化比例一致，这样可解决基板局部的畸形收缩。

(2)在基板制作时，将所有导体层的印刷厚度控制在较窄的工艺窗口内。在不同层之间将同类浆料的厚度控制到±3μm之内，在同一层内，将浆料的厚度差异控制在±2μm，以控制浆料量的不同造成的收缩异常。

(3)使所有生瓷片的烘干条件保持一致，印刷导体或未印刷导体的生瓷均要求一致的烘干条件；在陶瓷片烧结前，进行承烧板的充分清洁，避免承烧板残留的金或银导体在高温下与生瓷产生粘连产生的抑制烧结收缩作用。

3.1.2 LTCC精细导体印刷技术

由于数字处理类SiP产品内部通常有大规模集成电路，芯片布局和扇出密度较大，基板内部需要高密度布线来实现良好的互连，LTCC子基板的导体及间距的典型尺度需要小于等于85μm。因此，需要提升LTCC精细线条的制作能力，以满足产品的需求。

在精细图形印刷时，采用更细丝径的丝网，减小丝径对于导体边缘整齐度的影响。增加胶膜的厚度到25μm，采用胶膜定义导体边缘的方式；对于高精度图形，由于浆料印刷过程中的溢流宽度比较固定，在进行丝网图形的制作时，针对溢流宽度提前进行预收缩10μm，印刷精度可完全满足要求[13,14]。

3.2 产品组装流程

产品的总体组装流程采用组装温度由高到低、先单片后整体的组装方式，具体的组装流程如图3所示[15,16]。

图3模块的组装流程

步骤1，首先对单个子基板进行焊接组装，单个基板可单独设计组装的温度梯度，不会对整个模块的组装温度梯度产生影响，简化了整个模块组装过程温度梯度的设计难度。且单个基板的组装难度相对较小，组装流程相对较短，对生产进度和成品率有较好的改善效果。

步骤2，表贴元器件的组装采用标准的SMT工艺，在回流焊接工序，FC器件焊膏的印刷需要严格控制印刷厚度，防止桥连以及焊接开路现象的出现；焊接工序采用氮气热风真空回流焊接，进行快速的抽真空操作，去除焊点中的空洞，有效提高了焊点的可靠性。

步骤3，先进行LTCC基板和管壳的粘接，固化后进行裸芯片和基板的粘接。LTCC基板与管壳粘接时，确保粘接剂得到充分的固化；在SiP产品中，芯片的粘接需要控制溢胶量，防止芯片上面和芯片周围的键合点被胶污染。

步骤4，芯片与基板、基板之间及基板与管壳之间的电互连采用金丝球键合的方式实现。

步骤5，测试后进行密封，完成产品组装。

4、设计方法的实现验证

设计方法的验证是通过针对现有某产品的系统构成情况，如图4所示，将电路分为存储、主处理及转换电路共3个子功能模块，分别用子基板进行实现。

图4验证产品的基本组成

基板使用LTCC工艺制作，使用传统方法设计的基板尺寸为53mm×53mm，使用多基板组合设计方法设计的3个子基板尺寸分别为53mm×16.5mm、53mm×20.5mm、53mm×16.5mm,3个子基板组装完成后的尺寸与传统方法设计的基板尺寸相同，如图5所示。

图5不同方法实现基板的对比图

使用3个子基板组合而成的SiP产品与传统方法设计的SiP产品最终尺寸及对外引脚完全兼容，如图6所示。

图6不同方法实现产品的对比图

将传统方法和本文提出方法实现的产品分别依照GJB2438A中H级产品的考核要求，及GJB548B中的相关方法和条件进行试验摸底，试验项目及条件如表1所示。试验完成后进行目检及电测试确认可靠性达到产品要求。

表1试验项目及条件

可以看出，基于多基板组合的设计方法设计的产品满足可靠性要求，由于模块相互独立设计，产品整体的研制风险有效降低，同时兼容性更好，通用性更强。

以此产品的研制周期为例进行评估，使用本文提出的设计方法，在有效复用子基板的情况下，平均可以使基板设计时间缩短50%以上，使产品研制时间缩短30%左右。

5、结论

本文提出了一种基于多基板组合的宇航用数字处理类系统级封装设计方法。结合宇航数字处理类系统的特点，针对基板的设计方法进行改进，将需用整块大面积基板实现的电路根据功能及布局、布线等特点划分为2～4个子功能模块，每个子功能模块用1个子基板实现，再将各个子基板封装在管壳中，完成整个SiP的封装。采用该方法设计的SiP产品架构更加柔性化、工艺更具兼容性、设计更具通用性、研制更易产品化，能够使产品快速适应不同应用场景的需求，同时可以减小产品研制工作量，降低研制成本和产品研制风险。经过可实现性分析与基于LTCC工艺的产品验证，该方法合理可行，为我国卫星数字处理类处理单机的小型化、轻质化、自主可控等提供了一种有效的实现途径，具有较强的工程应用价值。

参考文献：

[1]李凯.小型化､集成化——论SIP技术对减轻卫星载荷的重要性[J].中国集成电路,2015,24(9):52-54,69.

[2]莫郁薇,张增照,古文刚,等.多芯片组件MCM的失效率预计研究[J].半导体技术,2006,31(3):203-206.

[3]徐晨,孙海燕,王强.多芯片组件技术应用实例[J].电子元件与材料,2005,24(11):42-44.

[4]张云龙,秦新禹.微纳卫星综合电子系统中央控制模块设计[C]//中国宇航学会.2015年小卫星技术交流会论文集,2015:494-499.

[5]袁少钦,于晓洲,周军,等.基于国产CPU的立方星星计算机系统设计[J].计算机工程,2014,40(6):16-19,35.

[6]刘啸臣,周煦林,唐艺菁,等.可重构技术在SiP模块中的实现[J].微电子学与计算机,2014,(8):53-55.

[7]杨玲玲,孙玲,孙海燕.IC封装中键合线传输结构的仿真分析[J].电子与封装,2014,14(9):1-4.

[8]蒋长顺,谢扩军,徐海峰,等.封装中的界面热应力分析[J].电子与封装,2006,6(8):23-25.

[9]中国航天科工集团第三研究院第八三五七研究所.一种多基板立体封装芯片方法:CN201410298923.X[P].2014-10-15.

[10]李建辉,项玮.LTCC在SiP中的应用与发展[J].电子与封装,2014,14(5):1-5.

[11]今中佳彦.多层低温共烧陶瓷技术[M].詹新祥,等译.北京:科学出版社,2010:101-102.

[12]吕安国,谢廉忠,周勤.MCM多层共烧陶瓷基板技术的研究进展[C]//中国电子学会.第十六届全国混合集成电路学术会议论文集,2009:183-189.

[13]刘刚,王丛香,谢廉忠,等.基于LTCC基板的薄膜微带线制作技术[C]//中国电子学会.混合微电子技术,北京:2003:87-90.

[14]陈宁,肖刚,袁海,等.LTCC丝网印刷细微线条技术研究[J].电子工艺技术,2019,40(2):89-93.

[15]张婷.基于LTCC的微波多芯片组件立体组装工艺技术[J].空间电子技术,2015,12(4):75-79.

[16]许立讲,郑伟,严伟.基于LTCC微波多层基板的双面微组装技术研究[J].现代雷达,2014,36(10):94-97.‘

张小龙,龚科,石伟,马伟.一种基于多基板组合的系统级封装设计方法[J].电子与封装,2020,20(11):21-25.